| 专利名称： | 层叠型陶瓷电子元器件的制造方法 |
| 公开（告）号： | CN101683010 |
| 公开（公告）日： | 2010-03-24 00:00:00 |
| 申请（专利）号： | CN200980000320.4 |
| 申请日： | 2009-02-18 00:00:00 |
| 发明（设计）人： | 株式会社村田制作所 |
| (申请)专利权（人）： | 近川修;池田哲也 |
| 内容： | 本发明提供一种多层陶瓷基板的制造方法，所述制造方法是在未烧结陶瓷层叠体的主表面上配置了在烧成时未烧结的约束层的状态下进行烧成，然后将约束层除去，若增大约束层所产生的约束力，则难以除去约束层，若能轻易地除去约束层，则约束力减小。在未烧结陶瓷层叠体(12) 中，形成包含银为主要成分的导体图案(5～9)，并层叠第一基材层(1) 及第二基材层(2)。沿着未烧结陶瓷层叠体(12)的至少一侧主表面配置第二基材层(2)，并配置约束层(10、11)以与第二基材层(2)相接。不依靠减小约束层所包含的难烧结性陶瓷粉末的粒径的方法，而是通过使第二基材层(2)具有比第一基材层(1)在烧成时更易于银扩散的组成来降低玻璃软化点，从而提高约束力。 |
发布日期：2010-03-24 02:30:00